「香港飛龍」標誌 本文内容： 如果您希望可以時常見面，歡迎標星收藏哦~來源： 內容 編譯自 semiengineering ，謝謝 。Chiplet 帶來了半導體功能和生產力的巨大飛躍，就像 40 年前的軟 IP 一樣，但要實現這一點，還有很多工作要做。這需要一箇生態系統，而目前這個生態系統還非常初級。如今，許多公司已達到光罩極限，被迫轉向多芯片解決方案，但這並沒有催生一箇即插即用的芯片市場。這些早期系統無需遵循標準即可運行，也不追求相同的優勢。從設計角度來看，它們仍在構建一箇大型系統。西門子EDA公司Tessent硅片測試解決方案DFT流程產品經理Vidya Neerkundar表示：“chiplet背後的理念是分而治之。你可以以更快的速度完成任務，並獲得更高良率的所有好處。但是，當你分而治之時，你還需要考慮其他事情。你解決了一箇問題，然後又必須解決其他問題。你需要不斷推進問題，不斷追趕。”對這些新問題的全面理解仍在不斷髮展。“我們知道如何製造標準的 chiplet，”Marvell 技術副總裁兼定製解決方案首席技術官 Mark Kuemerle 說道。“它叫做 HBM，也是目前唯一的 chiplet。它是在 JEDEC 中定義的。該標準規定，‘這是 x、y 尺寸。這是連接方式。任何人都可以構建一箇與之通信的東西。’要使開放的 chiplet 市場運轉起來，你必須具備同樣的嚴謹性。這看起來不像是一箇驚天動地的概念，但它確實是一箇驚天動地的概念。如果我們能做到這一點，它就能實現共享，當我們將同樣的概念應用於 3D 時，哇！如果我們能將可能放在堆棧上的 SerDes IP 的佔用空間標準化，或者將無線或航空航天數據轉換器的佔用空間標準化——如果我們有足夠多的人對協調它們感興趣——我們就能將這個佔用空間標準化。所以作爲一名設計師，當我構建出連接所有部件的基礎模具時，我就可以把它鎖定，然後圍繞它構建所有其他的東西。這真的可以幫助實現 3D 集成設計的大衆化。關鍵在於要有足夠多的人齊心協力。“最大的問題是，‘這個行業的確切需求是什麼？’”弗勞恩霍夫IIS自適應系統工程部高級混合信號自動化部門經理Benjamin Prautsch說道。“很多人都在互相等待。一些公司需要站出來，在不同的利益羣體之間進行協調，努力找到共同點。答案很大程度上在於找到，或者說，找到在生態系統中正確的發展方向。”這可能比一些人希望的要花更長的時間。“標準仍在不斷髮展，” Cadence SSG 產品營銷總監 Mayank Bhatnagar 表示。“像 UCIe 這樣的標準正在被整個行業採用，我相信它會迅速發展，但我們距離這一目標還有幾年的時間。我不認爲這會在未來三到五年內發生。很可能要到 2030 年代，我們才能開始看到行業標準的 chiplet 的出現。”需要標準封裝、測試、設計、功能通信、實現級互連等都需要標準。目前，每個人都有自己的標準。“現在有點像西部荒野，” Ansys產品營銷總監 Marc Swinnen 說。“這很好。讓百花齊放。但我應該使用哪種封裝技術？有太多不同的選擇。每個 OSAT 都有自己的風格，然後是這些風格的變體，而且它們並不是都能獲得主流成功。在某個時候，這個市場將會出現洗牌。沒有人願意押錯注，被一些沒人使用的古怪技術所困擾。需要行業整合。”封裝正在迎頭趕上半導體行業的規範化進程。“對於中介層，頂級晶圓廠和OSAT廠商對規則和技術參數的定義有所不同，”新思科技工程副總裁Abhijeet Chakraborty表示。“這些對於使用中介層組裝芯片至關重要，但如今它們都擁有不同的參數和標準。對於物理驗證運行集，它們採用不同的方法和範例進行開發。希望所有這些都能更加規範化，這將大有裨益。我們正處於一箇巨大而激動人心的發展變革環境中。從晶圓廠到垂直整合公司的架構師，再到EDA和標準化等等，整個生態系統中正在解決許多非常有趣且重要的問題。它變化非常快，雖然看起來變化很大，但在它穩定下來之前，在我們找到真正可擴展的、適用於大衆的3D-IC開發解決方案之前，這些變化是必要的。”雖然每個標準都可能有所幫助，但需要達到臨界規模。“英特爾成立 UCIe 小組時，大家興奮不已，”Marvell 的 Kuemerle 說道。“有了 die-to-die 接口，每個人都認爲 chiplet 真的會流行起來。但它並沒有真正改變什麼。原因是還需要很多其他東西。將這些東西結合在一起會帶來很多複雜性，比如測試。你必須弄清楚如何讓這些 chiplet 相互通信，這樣我們才能對所有 chiplet 進行良好的測試覆蓋。”這些標準正在制定中。“早在90年代，就有IEEE1149.1，它討論瞭如何將每個芯片連接到電路板，”西門子的Neerkundar說。“當時有一種語言——BSDL。現在有了IEEE 1838，它描述了PTAP/STAP類型的機制。它描述瞭如何在3D-IC和堆棧中使用這種機制。你也可以在2.5D中使用它。其他標準也即將出臺。IEEE標準P3405討論了互連測試和修復。如果你正在設計自己的電路，你可以用它做什麼？還有P1838A，它從3D-IC的角度討論了邊界掃描接口。”必要的標準還有很多。“對於ESD，我們遵循IEC 61000標準，”Ansys產品經理Takeo Tomine說道。“該標準定義了機器模型、人體模型和充電設備模型。這些標準是每個電氣人員從芯片到模塊再到系統都需要遵循的。在芯片方面，他們確實遵循這些指導，而代工廠也制定了設計規則手冊來與這些指導保持一致，並規定了一定的限制。”標準通常會迴避某些行業發展方向不明晰的問題。Cadence 的 Bhatnagar 表示：“標準避免定義那些可能千差萬別的事物。例如，UCIe 並未定義通道的實現方式。英特爾是創始成員，並擁有自己的 EMIB 技術，但該標準避免要求使用任何特定技術。它確實定義了一些與通道相關的內容，例如電壓傳遞函數 (VTF) 和串擾規範。我們見過一些非常深奧的通道被創建出來，它們符合要求，但看起來與標準最初的設想大相徑庭。”一些問題仍然存在。“目前無法定義插座，”NHanced 總裁 Robert Patti 表示。“我們可以定義電源、接地和物理接口的間距。但無法嘗試定義電壓。我們可以在每個微型模塊中定義一箇電源環，然後在模塊內部以及各層之間定義信號。讓大家聚在一起就電源等物理需求達成一致或許是可行的。邏輯協議是每個人對它都有不同理解的。如果你想讓我在這兩組電路之間疊加某種邏輯協議，我不想考慮時間延遲。我不需要同步它。我不想浪費電路，當然也不想浪費延遲或功耗。”這也正是人們所普遍關注的“房間裏的大象”。“挑戰在於，業界希望有一箇標準，”弗勞恩霍夫的普勞奇說。“他們希望儘可能地標準化。但他們又不想承擔額外的成本。”與軟IP一樣，需要有一套與芯片集配套的可交付成果，以確保其成功集成。“我們需要什麼樣的模型？”西門子中央工程解決方案總監Pratyush Kamal問道。“業界正在努力彌補一箇巨大的差距。臺積電擁有自己的3D Blocks語言，並正試圖在IEEE內部公開。OCP內部也在進行類似的努力，但即使在那裏，他們也沒有完全定義所需的一切。以3D IC爲例，其中有一箇跨越兩個芯片的混合信號電路。當您以物理形式交付這個芯片集時，您仍然需要提供與此完整堆棧相關的SPICE網表，以便進行完整的仿真。大多數情況下，當您進行芯片集集成時，您不一定要深入瞭解芯片集。我們會將一些概念抽象出來。我們只關心接口邊界，但需要進行一些分析，以便將芯片集的完整視圖呈現給組裝工和封裝設計人員。”組織挑戰在爲基於 chiplet 的生態系統做準備時，公司必須審視自己的組織並做好準備。“大多數大公司都有項目和計劃來開始加快 3D-IC 的發展，”Ansys 的 Swinnen 說。“他們需要重組。封裝在一箇小組，熱管理在另一箇小組，可靠性管理在另一箇小組，芯片設計則在一箇單獨的小組。3D-IC 需要所有這些部門緊密合作，即使在原型設計階段也是如此。公司的組織結構並不爲此做好準備。他們需要在內部對團隊和管理職責進行一些重新調整，以便能夠彙集必要的專業知識。”流程也必須改變。“在平面規劃階段，你必須考慮在多箇die之間拆分功能，”Bhatnagar說。“分層分區正在發生變化，因爲如果不這樣做，就會遇到問題。也許你無法利用可以進入舊工藝節點的某個設計部分，或者最終需要在兩個die之間提供非常大的帶寬。通過更好的平面規劃或仔細的分區，可以避免這些問題。進行分層拆分時，思考過程必須正確。它會影響你必須在die之間傳輸多少數據，還會影響它們變得有多熱，它們必須有多近，以及你可以容忍的延遲。只有通過仔細的架構規劃，才能最大限度地減少影響。”測試受到很大影響。“組裝完成後無法進行測試，因爲在組裝之前，你需要先確定零件的質量，”Neerkundar 說。“你需要在晶圓級進行測試。這意味着你需要在這些芯片上設置某種接觸機制，即使這些芯片的引腳（堆疊在組裝堆棧的頂部）不會像封裝引腳那樣伸出來。但在晶圓分選時，你需要能夠與它們進行通信。業內稱之爲犧牲焊盤，上面有常規的 C4 凸塊，或者說是用於連接和接觸晶圓分選的標準凸塊間距。但是，這些凸塊的間距比組裝完成後使用的微凸塊要大。你需要兩種測試方式：使用犧牲焊盤進行測試，以及通過標準凸塊進行測試。組裝完成後，你必須通過微凸塊進行重新測試。”行業本身也必須組織起來。“要讓某個特定應用獲得成功，必須有足夠多的公司對此感興趣，”Kuemerle 說。“如果八家不同的公司聯合起來——四家特定 3D 芯片的用戶和四家開發商——花三年時間在標準組織中爭論芯片的封裝、供電方式、信號引腳分配、數據速率等等，那麼它就有可能實現。他們必須對其進行非常細緻的檢查。內存就是如此，其他應用也可能如此。”工具和流程如今，異構集成只有垂直整合的公司纔會採用，這是有原因的。“這種設計非常複雜，”Kuemerle 說。當我們開展基於 chiplet 的項目或 3D 項目時，我們會創建一箇完整的驗證環境來支持該項目。如果您擁有所有相關的輸入，那麼您就可以確保實現目標，並確保它們之間擁有所需的功能。目前有一些工具可以幫助實現這一點，但目前還沒有任何工具能夠無縫地實現這一點。您必須構建自定義環境，以便並行進行這些開發項目。物理實現也是如此。我們仍在檢查以確保芯片之間匹配良好，因爲您必須通過底層芯片和中間層芯片將所有必要的數據傳送到頂層芯片。我們還必須確保提供正確的連接。您可以使用工具來幫助實現這一點，但您還需要進行另一層次的自定義檢查，以確保成功。當所有部件都設計在一起時，流程便可構建。“多芯片集成需要系統級協同設計，”Rapidus Design Solutions 現場首席技術官 Rozalia Beica 表示。“這需要熱模型、功率模型和互連模型。這些模型能夠同時設計和集成芯片、封裝和基板，確保精確的熱管理和功率管理，以及芯片之間可靠的通信。”這些芯片不需要標準流程。“我們擁有龐大的3D客戶羣，而且都是自制的，”NHanced的Patti說道。“他們使用標準工具，但這些考量都是手工完成的。他們會編寫腳本，會臨時提出修復冗餘方案。他們會決定如何篩選零件，以便找到已知的良好裸片。所有這些都是使用EDA工具的手動操作，但它們也可能是2D工具。我們有很多基於機構知識的經驗法則。EDA工具的立足點在於這些HPC綜合體和加速器，因爲它們都專注於UCIe接口。雖然存在標準化的意識，但客戶羣相當小。”要實現開放的芯片經濟市場，必須將這些環節分開。“當你擁有來自不同來源的多箇芯片時，你必須進行系統級分析，”Synopsys 的 Chakraborty 表示。“這意味着你需要與這些芯片相關的分析模型。例如，它們可以是芯片熱模型。同樣，你需要用於 IR 和 EMIR 分析的功耗模型。然後，你就有了一大類應力和熱機械應力，必須對其進行分析。你無法在芯片層面真正地分析它們。那麼，當你混合搭配來自不同供應商的芯片和解決方案時，如何在系統層面做到這一點呢？安全性也很重要，尤其是在重複使用來自其他供應商的芯片和解決方案時。你如何確保芯片的安全性和完整性？所有這些都非常重要，必須以可靠的方式結合在一起。”業界必須弄清楚芯片供應商必須提供什麼，以及他們可以隱藏什麼。“我們擁有能夠定義每個凸塊的電壓降（IR drop）的模型，而不會泄露凸塊下方的內容，”Bhatnagar 說道。“與任何 IP 一樣，模型中總是存在泄露過多信息的問題。此外，模型也需要足夠精確。最初，人們會在封閉的生態系統中工作，他們相信生態系統合作伙伴會做正確的事情，並根據模型的用途使用模型。隨着這些模型的成熟，它們將足夠詳細，而不會泄露祕密。就像供需一樣，模型生成和模型使用將同步進行。這就是爲什麼我認爲它不會在三到五年內形成市場的原因。這並不是說人們缺乏開發裸片的知識。我們擁有完全集成的 3D-IC 工具，可以讀取所有模型並進行分析。工具和模型定義已經存在，但信任需要時間才能獲得。”如今，沒有人掌握所有必要文件或模型的完整清單。“我們目前正在整理工具和接口文件格式的清單，甚至還要留意將設計從一箇合作伙伴移交給另一箇合作伙伴時可能遇到的挑戰，”Prautsch 說道。“關鍵在於接口挑戰。我們必須從兩個角度來看待問題。封裝設計公司和芯片設計公司必須瞭解彼此的設計世界。”慢慢地，一切都會融合在一起。“你不能說工具需要開發，或者標準需要開發。你需要兩者共同發展，”Neerkundar 說。“你需要有標準和支持該標準的工具。然後，業界可以研究如何設計芯片、購買芯片，並獨立於供應商 A、供應商 B 和供應商 C 進行組裝，然後製造自己獨特的芯片。我們還沒有做到這一點。”https://semiengineering.com/development-flows-for-chiplets/半導體精品公衆號推薦專注半導體領域更多原創內容關注全球半導體產業動向與趨勢*免責聲明：本文由作者原創。文章內容系作者個人觀點，半導體行業觀察轉載僅爲了傳達一種不同的觀點，不代表半導體行業觀察對該觀點贊同或支持，如果有任何異議，歡迎聯繫半導體行業觀察。今天是《半導體行業觀察》爲您分享的第4036期內容，歡迎關注。『半導體第一垂直媒體』實時 專業 原創 深度公衆號ID：icbank喜歡我們的內容就點“在看”分享給小夥伴哦 (本文内容不代表本站观点。) --------------------------------- |
本網站是"非商業"(non-commercial)。 暫統計至2025年6月6日，本網站共17125篇文章。 本網頁使用CDN cache緩存，顯示的網頁內容可能並非最新版本。
