先進封裝之困 - asiasworldcity.hk

「香港飛龍」標誌

本文内容：

如果您希望可以時常見面，歡迎標星收藏哦~來源：內容編譯自 semiengineering 。多芯片組裝爲提升性能和降低功耗提供了重要機會，但這些複雜的封裝也帶來了許多新的挑戰，包括芯片到 RDL 錯位、不斷變化的翹曲輪廓和 CTE 不匹配。異構集成——一箇涵蓋衆多不同應用和封裝要求的總稱——具有將採用多種不同工藝的組件整合到單一封裝中的潛力。與將相同組件集成在單片硅片上相比，這種集成方式可能更具成本效益，並帶來更高的良率。與傳統電路板上的獨立元件相比，將器件集成到單個封裝中也能提高性能，並減少電路的整體佔用空間。但將這些不同的元件集成到單個基板上是一項重大挑戰。以移動設備爲例。這些設備通常包含多箇傳感器和收發器，以及存儲器和邏輯組件。模擬和功率組件通常需要CMOS器件製造中沒有的獨特工藝步驟，以及更厚的金屬和介電層。這些問題的研究大多處於半導體設計的前沿。但如果能夠解決集成挑戰，相對較小的市場也將受益匪淺。弗勞恩霍夫IZM公司組裝和封裝部門主管兼集團經理Tanja Braun在材料研究學會（MRS）最近舉辦的2025年MRS春季會議期間舉辦的“微電子封裝和異質集成材料機遇”研討會上發表演講時表示，實現這一目標的方法之一是開發能夠跨不同應用領域的解決方案。中介層將組件連接在一起。如今，大多數異構組件都使用某種形式的中介層，將電路組件彼此連接並與外界連接。單個器件可以放置在中介層上，並通過扇出佈線和集成電容器或其他無源元件進行連接。光學元件可能依賴於中介層中嵌入的波導。多箇處理單元可以通過帶有嵌入式佈線的橋接元件連接，例如英特爾的嵌入式多芯片互連橋接 (EMIB)。在所有情況下，所需的互連和功率密度決定了中介層材料的選擇。但它們都面臨着同樣的根本挑戰——管理硅器件和銅基系統級佈線之間的熱膨脹係數 (CTE) 差異。弗勞恩霍夫的 Braun 指出，當她的團隊用銅柱填充有機電介質中的過孔時，CTE 不匹配會導致收縮，從而引起銅-電介質界面出現裂紋。?對於功率器件而言，熱膨脹係數 (CTE) 管理尤其困難，因爲它們在運行過程中可能會產生大量熱量。功率器件還需要可靠的隔離，以防止電弧放電並減少寄生損耗。玻璃滿足隔離和熱穩定性要求，但需要特殊處理。賓夕法尼亞州立大學電氣與計算機科學學院和材料研究所副教授李寧表示，光互連技術對於數據中心的中長連接至關重要，但也帶來了獨特的挑戰。他指出，製造商希望將波導和其他無源光學元件集成到互連封裝中，但這樣做需要仔細控制基板中的折射率和折射率對比度。儘管功率和光學器件帶來了特殊的挑戰，但即使是通用邏輯元件的中介層也需要與設計的其他部分共同優化。例如，扇出型面板級封裝通常被認爲是扇出型晶圓級封裝的更高效的後繼方案。面板可以並行處理更多器件，而且由於是矩形，在平鋪矩形器件時浪費的空間更少。然而，Braun 表示，它們的尺寸使其處於一箇灰色地帶。能夠滿足邏輯重分佈層微米級尺寸要求的工藝和檢測設備大多針對晶圓尺寸的基板進行了優化。即使有能夠處理大型基板的設備，檢測如此小尺寸的基板本身也非常緩慢。將芯片固定在其放置位置控制翹曲和芯片移位對於面板級封裝尤其具有挑戰性。芯片優先、面朝下的扇出工藝將單個芯片面朝下放置在載體基板上的轉移膠帶上。玻璃載體通常用於方便紫外線脫鍵合。將芯片封裝在模塑料中後，釋放轉移膠帶會將面板與載體基板分離，露出鍵合焊盤。將這些焊盤與中介層的重分佈層佈線對齊後，進行混合鍵合。這個過程描述起來容易，實現起來難。轉移膠帶和模塑料（通常都基於聚合物）彼此之間以及與硅芯片和載體基板之間的熱膨脹係數 (CTE) 都不同。轉移膠帶通常在成型過程中會膨脹，而模塑料在冷卻和固化時會收縮。互補的應力會使面板變形，並可能將單個芯片從其原始位置拉出，從而與重新分佈層失去對齊。Braun 指出，翹曲會在整個組裝過程中不斷演變。包含散熱器、加強筋和模塑料在內的完整面板組件的翹曲程度可能比單獨的封裝芯片要小。因此，工藝優化應該評估整體結果，而不是某個特定的工藝步驟。相比之下，一旦封裝材料硬化，芯片偏移往往會“凍結”在原地。雖然已知的系統性偏移可以在RDL設計中得到適應，但熱異常、模塑料的不均勻性以及類似因素可能會導致隨機偏移。在這種封裝中，芯片和RDL佈線之間的錯位尤其難以檢測，因爲連接兩者的混合銅-銅鍵隱藏在兩層之間。自上而下的目視檢查可以輕鬆檢測到變形的焊球和斷裂的引線鍵合，但無法檢測到界面污染或錯位的混合鍵合。對單個芯片和整個封裝的測試仍然具有挑戰性。解決這些問題的不同方法正在湧現。英特爾高級首席工程師段剛和他的同事指出，該公司的EMIB封裝嘗試通過設計預製井來解決芯片移位錯誤，以便將芯片放置到硅“橋”元件中。?Braun 團隊提出的另一種方案依賴於無掩模光刻技術。在測量芯片的最終位置後，晶圓廠會相應地修改 RDL 焊盤的位置，並根據更新後的位置製造定製的中介層。該解決方案能否滿足大規模生產的成本和產量要求尚不清楚。從技術上講，RDL 製造比 PCB 製造更接近 CMOS 互連工藝，但其面板面積比以晶圓爲中心的設計工具通常設想的要大得多。對於功率器件，研討會參與者、馬里蘭大學機械工程教授 F. Patrick McCluskey 指出，封裝是關鍵的差異化因素。他指出，這些器件本身相對簡單，但需要低損耗、低噪聲且熱特性優異的封裝。然而，弗勞恩霍夫 IZM 的研究員蒂娜·托馬斯及其同事表示，熱場和電場的退化可能導致環氧基模具化合物變脆，有可能導致電介質擊穿並允許溼氣侵入。除此之外，嵌入式無源元件會使整體封裝更厚。因此，製造商需要考慮塑封料的流變特性及其均勻填充整個腔體的能力。硅凝膠是一種替代方案，它具有熱穩定性和化學穩定性，並且是良好的絕緣體，但防水性不是特別好。馬里蘭大學的研究人員展示了一種雙層封裝，它結合了防潮但堅硬的聚氨酯層和機械柔順的硅膠層。?結論異構封裝模糊了“片上”和“片外”環境之間的界限。這也是爲什麼所有參與 MRS 研討會的參與者都強調封裝設計和組件器件需要協同優化的原因之一。每個器件的噪聲和熱特性及要求都會影響其他所有器件。像 UCIe 這樣的標準化接口是一箇良好的開端，但它們不能替代對擬議設計進行徹底的仿真。https://semiengineering.com/advanced-packaging-depends-on-materials-and-co-design/半導體精品公衆號推薦專注半導體領域更多原創內容關注全球半導體產業動向與趨勢*免責聲明：本文由作者原創。文章內容系作者個人觀點，半導體行業觀察轉載僅爲了傳達一種不同的觀點，不代表半導體行業觀察對該觀點贊同或支持，如果有任何異議，歡迎聯繫半導體行業觀察。今天是《半導體行業觀察》爲您分享的第4043期內容，歡迎關注。『半導體第一垂直媒體』實時專業原創深度公衆號ID：icbank喜歡我們的內容就點“在看”分享給小夥伴哦

(本文内容不代表本站观点。)
---------------------------------